PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-274140

(43)Date of publication of application: 05.10.2001

(51)Int.CI.

H01L 21/28 H01L 29/872 H01L 21/338 H01L 29/812 H01S 5/323

(21)Application number: 2000-084336

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

24.03.2000

(72)Inventor: INOUE KAORU

NISHII KATSUNORI IKEDA YOSHITO


MASATO HIROYUKI

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance adhesion of an insulating film formed on a GaN-based semiconductor, while reducing the contact resistance of an ohmic electrode.

SOLUTION: The surface of a GaN-based semiconductor layer 2 is reformed or cleaned by plasma etching the surface of the GaNbased semiconductor layer 2, using a gas containing ammonia.



LEGAL STATUS

[Date of request for examination]

05.09.2000

[Date of sending the examiner's decision of rejection]

01.06.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

3630068

[Date of registration]

24,12,2004

[Number of appeal against examiner's decision of

rejection]

2004-13600

[Date of requesting appeal against examiner's decision of 01.07.2004

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公園番号 特開2001-274140 (P2001-274140A)

(43)公開日 平成13年10月5日(2001.10.5)


(51) Int.Cl.7		識別記号	FI	デーマコート*(#	多考)
HO1L	21/3065		H01L 21/28	A 4M1	04
	21/28			301H 5F0	04
		301	H01S 5/323	5 P O	7 3
•	29/872		H 0 1 L 21/302	F 5F1	0 2
	21/338	•	29/48	Н	
		審査	球 有 請求項の数10	OL (全 6 頁) 最終]	質に続く
(21) 出願番	身	特顯2000-84336(P2000-84336)	(71)出願人 000005 松下電	221 器 産業株式会社	
(22)出顧日		平成12年3月24日(2000.3.24)	1	門真市大字門真1006番地	
		·	(72)発明者 井上 7	K	•
				新城市幸町1番1号 松下電	 子工業
			株式会 (72)発明者 西井	· , •	
	•		1	あり 高槻市幸町1番1号 松下電	之一去
•			株式会		(1 TX
			(74)代理人 100097	· · ·	
			弁理士		
		• •	72	441M AM OF 211/	
		•			
				最終	質に続く
			<u> </u>		·

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 GaN系半導体上に形成された絶縁膜の密着性向上、ショットキーダイオード特性の向上、オーミック電極のコンタクト抵抗の低減を目的とする。

【解決手段】 アンモニアを含むガスを用いて GaN系 半導体層 2 の表面をプラズマエッチングすることによ り、GaN系半導体層 2 表面の改質あるいは清浄化を行 う。



10

【特許請求の範囲】

【請求項1】 アンモニアを含むガスを用いて $(1 n_x A l_{1-x})$ y $G a l_{-y} N B (0 \le x \le 1, 0 \le y \le 1)$ の 表面をプラズマエッチングすることを特徴とする半導体 装置の製造方法。

【請求項2】 アンモニアを含むガスをプラズマエッチング装置に導入することにより、前記プラズマエッチング装置内の(InxAli-x) $_{y}Gai-_{y}N$ 層($0 \le x \le 1$ 、 $0 \le y \le 1$)の表面を清浄化することを特徴とする半導体装置の製造方法。

【請求項3】 アンモニアを含むガスを用いて(InxAli-x) $yGai-yN層(0 \le x \le 1, 0 \le y \le 1)$ の表面をプラズマエッチングした後、前記(InxAli-x)yGai-yN層上に絶縁膜を堆積することを特徴とする半導体装置の製造方法。

【請求項4】 アンモニアを含むガスをプラズマエッチング装置に導入することにより、前記プラズマエッチング装置内の(InxAli-x)yGai-yN層($0 \le x \le 1$ 、 $0 \le y \le 1$)の表面を清浄化した後、前記(InxAli-x)yGai-yN層上に絶縁膜を堆積することを特徴とする半導体装置の製造方法。

【請求項5】 アンモニアを含むガスを用いて (InxAli-x) y Gai-yN B ($0 \le x \le 1$ 、 $0 \le y \le 1$) の表面をプラズマエッチングした後、前記 (InxAli-x) y Gai-yN B をエッチングすることを特徴とする半導体装置の製造方法。

【請求項 6 】 アンモニアを含むガスをプラズマエッチング装置に導入することにより、前記プラズマエッチング装置内の(InxAli-x) $yGai-yN屬(0 \le x \le 1、0 \le y \le 1$)の表面を清浄化した後、前記(InxAli-x)yGai-yN屬をエッチングすることを特徴とする半導体装置の製造方法。

【請求項8】 アンモニアを含むガスをプラズマエッチング装置に導入することにより、前記プラズマエッチング装置内の(InxAll-x) $_yGal-yN$ 層($0 \le x \le 1$ 、 $0 \le y \le 1$)の表面を清浄化した後、前記(InxAll-x) $_yGal-yN$ 層上にオーミック電極を形成することを特徴とする半導体装置の製造方法。

【請求項9】 アンモニアを含むガスを用いて(Inx Ali-x)yGai-yN層($0 \le x \le 1$ 、 $0 \le y \le 1$)の 表面をプラズマエッチングした後、前記(Inx Ali-x)yGai-yN層上にショットキー電極を形成することを特徴とする半導体装置の製造方法。

【請求項10】 アンモニアを含むガスをプラズマエッ ング速度は極めて小さい。たとえエッチングが出来たと チング装置に導入することにより、前記プラズマエッチ 50 しても、170℃以上の温度の熱燐酸を用いて表面の一

ング装置内の (InxAl1-x) y Ga1-y N層 (0 ≤ x ≤ 1、0 ≤ y ≤ 1) の表面を清浄化した後、前記 (InxAl1-x) y Ga1-y N層上にショットキー電極を形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に(InxAli-x)YGai—YN($0 \le X \le 1$ 、 $0 \le Y \le 1$)で表される窒化ガリウム系(以下、「GaN系」という)半 導体層を用いた半導体装置の製造方法に関するものである。

[0002]

【従来の技術】GaN、AlGaN、InGaN、Al InN、およびInAlGaN等のGaN系半導体は、 青色の光を発光する半導体レーザのような短波長の光デ バイスの分野において重要な材料であるばかりでなく、 最近では、その高い絶縁破壊電界強度、高い熱伝導率、 高い電子飽和速度について注目が集まっており、高周波 のパワー電子デバイスに用いる材料としても有望視され ている。特に、AlGaN/GaNへテロ接合構造で は、A1GaNとGaNのヘテロ接合界面付近に高濃度 の電子が蓄積し、いわゆる二次元電子ガスが形成され る。この二次元電子ガスはA1GaNに添加されるドナ 一不純物と空間的に分離されて存在するため高い移動度 を示し、電界効果型トランジスタにこのヘテロ構造を用 いる場合、ソース抵抗成分を低減することに寄与する。 また、ゲート電極から二次元電子ガスまでの距離はは通 常数十nmと短いため、アスペクト比と呼ばれるゲート 長しgとの比しg/dを、Lgが100nm程度と短く. 30 なっても5から10と大きくできるため短チャネル効果 の小さい良好な飽和特性を有する電界効果トランジスタ を作製しやすいという優れた特徴を有する。さらにA1 GaN/GaN系ヘテロ構造における二次元電子は1× 10⁵ V/cm程度の高電界領域で、現在高周波トラン ジスタとして普及しているAIGaAs/InGaAs 系の場合に比べて2倍以上の電子速度を有するばかりで なく、ヘテロ界面に蓄積される電子の濃度はAlGaN のA1組成が0.2から0.3の場合に1×10¹³/c m²程度とGaAs系デバイスの約3倍に達する。この ような事実から、GaN系へテロ構造FETはパワー電 子デバイスとして非常に有望視されている。

【0003】しかしながら、GaN系へテロ構造FETには、改善すべき問題点も多くある。GaN系半導体装置における問題点の一つに、GaN系半導体の加工または表面処理が非常に困難であるということが挙げられる。GaNは化学的に極めて安定な材料であり、ウェットエッチングが困難である。特に表面が3属原子のc面である場合この問題は大きく、熱燐酸によってもエッチング速度は極めて小さい。たとえエッチングが出来たとしても、170℃以上の温度の熱燐酸を用いて表面の一

10

20

3

部を選択的にエッチングすることは、それに耐えうる適 当なマスク材料が見出せないため、半導体装置製造プロ セスとして用いることは不可能に近い。

[0004]

【発明が解決しようとする課題】このようなGaN系半導体の性質のため、GaN系半導体の表面の汚染物質を取り除き、清浄な表面を得るための適当なプロセスが見出せていないという技術的な問題点が存在する。このような問題が、具体的に半導体装置の特性や製造工程にどのような問題を発生させるかについて列挙する。

【0005】1)GaN系半導体層上に堆積した絶縁膜のGaN系半導体層との密着強度が弱く、この上に形成したパッド電極にワイヤーボンディングを行うと、ボンディング時にGaN系半導体層と絶縁膜との間に剥離が生じ、半導体装置のパッケージへの組み立て時に不良が生じてしまう。

【0006】2)GaN系半導体層上に形成したショットキーダイオードの電流ー電圧特性が一般的に悪く(理想因子nが1.5よりも大きくなってしまう)、従って0V近傍における電圧における漏れ電流が大きい。

【0007】3)化学的反応を主としたプラズマエッチングを行う場合、初期段階でエッチングがほとんど進まないため、初期段階で物理的なエッチングを必要とする。従って、微量のエッチングを必要とする場合にエッチング量の制御が困難である。また、物理的なエッチングによる半導体表面への損傷により発生する装置のリーク電流増大も、工程によっては問題となる。

【0008】以上の問題点は、すべてGaN系半導体の表面状態に関連するものである。これは、GaN系半導体層の表面に形成された酸化物が要因であると思われるが、その詳細は分かっていない。いずれにせよ、清浄なGaN系半導体層の表面を得るためのプロセス技術の開発が必要とされている。

【0009】本発明は、以上のように述べたGaN系半導体装置の製造方法に関する問題点に鑑みなされたものであり、その第一の目的は、GaN系半導体層上に形成された絶縁膜の密着強度を高め、ボンディング時における絶縁膜の剥離を防止し、半導体装置のパッケージへの組み立て不良を発生させないことである。

【0010】本発明の第二の目的は、GaN系半導体層に適切な表面処理を施すことにより、GaN系半導体に形成されるショットキーダイオードの特性を改善し、同時にリーク電流を低減することである。

【0011】本発明の第三の目的は、GaN系半導体表面が酸化等で汚染された場合に、適切な表面処理を行うことによりオーミック電極のコンタクト抵抗の低減を図る手段を提供するものである。

【0012】本発明の第四の目的は、化学的反応を主と 常の方法で洗浄した後に、SiO2膜を形成した場 は、引張り強度として100~350kg重/c合に生じる初期段階でのエッチング不良を半導体表面へ 50 値しか得られず、SiO2膜4の剥がれが生じた。

の損傷をほとんど与えること無く表面処理を行うことで 改善し、エッチングの制御性を向上する手段を提供する ことである。

[0013]

【課題を解決するための手段】本発明ではGaN系半導体の表面を清浄化する方法として、アンモニアを含むガスを用いたプラズマエッチング処理を用いる。プラズマエッチング処理といっても、GaN系半導体表面そのものはこの処理によってほとんどエッチングはされない。しかしながら、GaN系半導体表面に付着あるいは化合した汚染物質は効果的に除去されるものと考えられる。【0014】

【発明の実施の形態】(実施の形態1)本発明の実施の 形態1は、GaN系半導体層とその上に形成される絶縁 膜の密着性の改善にかかわり、これによる半導体装置の 製造方法を図1に基づいて説明する。

【0015】図1は、実施の形態1における半導体装置の製造方法を示すための工程断面図である。まず、図1(a)に示すように、主表面がc面であるサファイア基板11上にMOCVD法(有機金属気相成長法)で膜厚が約3mmのGaN層21を形成し、これを試料とした。

【0016】次に、図1(b)に示すように、GaN層21の表面3に、アンモニアプラズマ処理を施す。

【0017】さらに、図1 (c) に示すように、GaN層21上にプラズマCVD法により絶縁膜であるSiOz膜4を100nmの膜厚で堆積する。ここで、絶縁膜をSiOz膜4としたが、これ以外にも、SiN膜等を用いてもよい。

【0018】ここで、上記のアンモニアプラズマ処理には、市販のプラズマエッチング装置(図示せず)を用い、同装置内に試料を配置し、同装置内にアンモニアガスを100sccmの流量で導入した。プラズマエッチングにおけるその他の条件は、真空度を1torr、電力を30W、プラズマエッチング装置が電極間間隔を20mm、エッチング時間を5分とした。このアンモニアプラズマ処理の条件は、本発明の全ての実施の形態におけるアンモニアプラズマ処理の条件と同一であり、アンモニアプラズマ処理が試料に与える損傷を低減するため、通常のプラズマエッチングの条件と比べて1/3~1/10の低電力で行っている。

【0019】SiO2膜4のGaN層21に対する密着強度を評価するため、引張り強度試験を行った。その結果、アンモニアプラズマ処理を行った場合には、引張り強度は764kg重/cm²以上の値を示し、引張り強度試験においてSiO2膜4の剥がれは見られなかった。一方、アンモニアプラズマ処理を行わず、試料を通常の方法で洗浄した後に、SiO2膜を形成した場合には、引張り強度として100~350kg重/cm²の値しか得られず、SiO2膜4の剥がれが生じた。

【0020】この結果から、アンモニアプラズマ処理を 行うことにより、SiOz膜4とGaN層21との密着 強度が少なくとも2~3倍と飛躍的に改善されることが 明らかとなった。これは、アンモニアプラズマ処理によ り、GaN層21の表面が清浄にされているためであ

【0021】なお、本発明のアンモニアプラズマ処理を GaN層21の表面3に対して行い、その後、図示はし ないが、表面3に絶縁膜を堆積形成あるいは酸化形成 し、さらにその上に金属層を形成することによって、ア ンモニアプラズマ処理を行わない場合よりも界面準位密 度の小さいMOS (金属一酸化物-半導体) 構造を実現 できるものと考えられる。

【0022】本実施の形態では、GaN系半導体として GaN層21を例に説明したが、これ以外のAlGa N、InGaN、AlInN、およびAlInGaN等 でも同様の効果があることは確認している。

【0023】 (実施の形態2)次に、本発明の実施の形 態2における半導体装置の製造方法について説明する。

【0024】実施の形態2は、GaN系半導体層上への 20 ショットキー電極の形成に関するものである。

【0025】実施の形態1での実験結果からは、GaN 系半導体層 (GaN層21) の表面にアンモニアプラズ マ処理を行うと表面に何らかの変化が起こっていると考 えられる。この表面状態はGaN系半導体の表面を汚染 していた物質が除去され、清浄な状態になったものと考 えられる。もしそうであるなら、従来、GaN系半導体 層上に形成されたショットキーダイオードにおいて1.5 程度あるいはそれ以上の高い理想因子であったものが、 より1に近い値の理想因子となるはずである。これを立 30 証するために実験を試みた。この実験を行うために、次 に示す方法で半導体装置を製造した。

【0026】図2は、実施の形態2における半導体装置 の製造方法を示すための工程断面図である。まず、図2 (a) に示すように、主表面がc面であるSiC基板1 上にMOCVD法(有機金属気相成長法)でGaN系半 導体層2を形成し、これを試料とした。なお、GaN系 半導体層2は、SiC基板1上にAlN層、膜厚が3m mのGaN層、膜厚2nmのアンドープAlo.25Ga 0.75 N層、n型不純物であるSiを2×10¹⁸ cm⁻³の 濃度に添加した膜厚が20nmのn型A10.25Ga0.75 N層、膜厚3nmのアンドープAlo.25Gao.75N層を 順次エピタキシャル成長してなるヘテロ構造である。

【0027】次に、図2(b)に示すように、GaN系 半導体層2の表面3に、アンモニアプラズマ処理を施 す。アンモニアプラズマ処理の条件は実施の形態1で述 べたものと同じである。

【0028】次に、図2(c)に示すように、GaN系 半導体層2上にTi/Alで構成されるオーミック電極

10wt%のPdSiショットキー電極6を形成する。 ちなみにTi/Alのオーミック電極形成には25nm の膜厚のTiと200nmの膜厚のAlを順次真空蒸着 し、550℃の水素雰囲気で1分間熱処理を行ってい る。このようにして作製した半導体装置であるショット キーダイオードと、アンモニアプラズマ処理を施さずに 作成したショットキーダイオードの電流ー電圧特性を測 定したところ、アンモニアプラズマ処理を施さなかった 試料では、理想因子が1.59、ショットキーバリア高 さが0、70eVであった。一方、アンモニアプラズマ 処理を施した試料では、理想因子が1.27、ショット キーバリア髙さが0.74eVとなり、アンモニアプラ ズマ処理によってショットキーバリア高さが向上すると ともに、理想因子がより1に近づくことが明らかとなって

【0029】 (実施の形態3) アンモニアプラズマ処理 のGaN系半導体に対する表面清浄の効果は、実施の形 態1及び2でかなり大きいことが実験結果として示され た。本発明の実施の形態3はオーミック電極のコンタク ト抵抗の改善に関するものである。

【0030】図3は、実施の形態3における半導体装置 の製造方法を示すための工程断面図である。まず、図3 (a) に示すように、主表面がc面であるSiC基板1 上にMOCVD法(有機金属気相成長法)でGaN系半 導体層2を形成し、実施の形態2と同様にこれを試料と した。後に形成するオーミック電極のコンタクト抵抗を 評価するため、GaN系半導体層2の表面を選択的にエ ッチング除去することにより、長方形状の島領域7を形 成する。

【0031】次に、図3(b)に示すように、GaN系 半導体層2の表面3にアンモニアプラズマ処理を実施の 形態2と同一の条件で施した。

【0032】次に、図3 (c) に示すようにTi/Al で構成されるオーミック電極5をリフトオフ法を用いて TLMパターンとして形成し、シート抵抗とコンタクト 抵抗の評価を行った。同時に、GaN系半導体層2の表 面3にアンモニアプラズマ処理を行わなかった試料も作 成し、同様にシート抵抗とコンタクト抵抗の評価を行っ

【0033】評価の結果、アンモニアプラズマ処理を行 わなかった試料のシート抵抗とコンタクト抵抗率の値は **それぞれ620Ω/□、1.2~0.7×10⁻³Ωcm** 2であった。一方、アンモニアプラズマ処理を施した試 料では、シート抵抗は6250/□とほとんど変化なく アンモニアプラズマ処理で試料表面に損傷を与えていな いことが示された。さらに重要なことは、このアンモニ アプラズマ処理を施した試料ではコンタクト抵抗率の値 が、 $3 \times 10^{-4} \Omega$ c m²とアンモニアプラズマ処理を行 わなかった試料に比較して約1/2~1/4小さい値が 5を形成後、リフトオフ法を用いて所定の位置にSiが 50 得られたことである。以上の実験結果は、アンモニアプ

7

ラズマ処理によって試料に与えられる損傷はあったとしても極めて小さく、かつ本発明のアンモニアプラズマによる表面処理は低いオーミック抵抗を得るために効果的であることを示している。この低いオーミック抵抗が得られる要因は、アンモニアプラズマ処理によってGaN系半導体層2の表面3に形成されていた酸化物などが除去され、表面が清浄化されたことによると考えられる。

【0034】 (実施の形態4) 本発明の実施の形態4 は、ドライエッチングの制御性の向上に関するものであ る。形成されたGaN系半導体層2に加工を施すことを 目的としたエッチングには通常、反応性イオンエッチン グ(RIE)が用いられる。エッチングに使用されるガ スは塩素を主体とするものである。RIEによりGaN 系半導体層 2 をエッチングする場合によく見られる現象 として、エッチング初期にエッチングがほとんど進行せ ず、数分遅れて正常なエッチングが始まるということが ある。この、エッチングがほとんどされない時間は、試 料毎にばらつくためエッチング深さを精密に時間で制御 することが困難となる。例えば、ECR (Electr onCycrotron Resonance) プラズ マ源を用いたRIEで塩素ガス圧を3Pa、電力75W でAlo.2Gao.8Nをエッチングする場合、このエッチ ングされない時間は2分前後あり、エッチング速度が3 Onm/minであるので、エッチングされない時間が 30秒ずれると15nm程度のエッチング深さのバラツ キが生じることとなる。このエッチングされない時間の バラツキはGaN系半導体層2の表面状態に関係してい るものと考えられ、本発明のアンモニアプラズマ処理に より表面清浄化を行うことで改善されるものと期待でき

【0035】これを検証するための実験として実施の形態2及び3で用いたGaN系半導体層2にアンモニアプラズマ処理をこれまでと同じ条件(処理時間5分)で施した後、塩素ガスによるECRプラズマエッチングを行った。すると、ECRプラズマエッチングによりエッチングされない時間が大幅に減少し30秒以内となった。

さらに、アンモニアプラズマ処理の処理時間を5分間から15分間に増加させ、同様のエッチング実験を行ったところ、ECRプラズマエッチングによりエッチングされない時間はほとんど0となり、ECRプラズマエッチングの開始と同時にエッチングが進行するようになった。このように、アンモニアプラズマ処理を行うことで、ドライエッチングのエッチング深さの制御性が大幅に改善することが明らかとなった。

[0036]

【発明の効果】以上のように、本発明によると、GaN系半導体の表面が改質され、その上に形成される絶縁膜のGaN系半導体との密着性が向上し、GaN系半導体装置をパッケージ実装する際の実装不良を著しく低下させることが可能となる。また、アンモニアプラズマ処理によってGaN系半導体上に形成されるショットキー電極の理想因子が1に近づく、オーミック電極のコンタクト抵抗が改善される、ドライエッチングのエッチング深さの制御性が向上するなどのGaN系半導体装置の製造歩留まりの向上と、半導体装置の性能向上が図られる。

20 【図面の簡単な説明】

【図1】本発明の実施の形態1における半導体装置の製造方法を説明する工程断面図

【図2】本発明の実施の形態2における半導体装置の製造方法を説明する工程断面図

【図3】本発明の実施の形態3における半導体装置の製造方法を説明する工程断面図

【符号の説明】

- 1 SiC基板
- 2 GaN系半導体層
- 30 3 表面
 - 4 SiO2膜
 - 5 オーミック電極
 - 6 ショットキー電極
 - 7 島領域
 - 11 サファイア基板
 - 21 GaN層

(a) (a) (a) (a) (a) (a) (a) (b) (b) (b) (c) (c) (c) (d) (d)

HC01 HC15

フロントページの続き

(51) Int. Cl. 7 識別記号 FΙ テーマコード(参考) HO1L 29/48 HO1L 29/812 H01S 5/323 29/80 F Fターム(参考) 4M104 AA04 BB14 CC01 CC03 DD22 (72)発明者 池田 義人 DD79 GG03 GG04 GG09 HH09 大阪府高槻市幸町1番1号 松下電子工業 HH15 HH17 株式会社内 (72)発明者 正戸 宏幸 5F004 AA14 BA14 DA00 DB19 5F073 CA02 CA07 CB04 CB05 DA05 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 DA24 DA35 5F102 GB01 GC01 GD01 GD10 GJ02 GJ10 GL04 GM04 GT01 GT05